Qualcomm e Google hanno ufficialmente annunciato di star lavorando assieme per introdurre la tecnologia RISC-V sugli smartwatch Wear OS. Il chipmaker statunitense ha confermato di essere già al lavoro per la realizzazione di System-on-a-Chip della famiglia Snapdragon Wear con questo tipo di architettura, cioè composti da core RISC-V anziché i classici core ARM Cortex.
I microchip RISC-V stanno per arrivare su smartwatch Wear OS, grazie a Qualcomm e Google
RISC-V sta per Reduced Instruction Set Computer V, ed è un set di istruzioni open source che non richiede il pagamento delle licenze ARM affinché possa essere utilizzato, il ché significa poter realizzare microchip RISC-V in maniera libera e gratuita, potendoli modificare come più si preferisce.
I motivi per separarsi da Arm sono perlopiù economici e politici, visto che l’azienda britannica (parte del gruppo giapponese SoftBank) ha dimostrato di voler sfruttare la sua posizione di monopolio (o quasi) per fare pressioni sul mercato. Avere un’alternativa, perlopiù gratuita, che riduca questa dipendenza potrebbe rivelarsi una mossa più che gradita per la competitività del settore.
Fra l’altro, gli sviluppatori di app per Wear OS non dovranno fare praticamente nulla, perché quella di Google è una piattaforma software capace di tradurre il bytecode in istruzioni native per il dispositivo, perciò la traduzione avverrebbe in linguaggio RISC-V anziché Arm. Qualcomm afferma che già dalla prossima generazione dovremmo assistere al lancio di un chip Snapdragon Wear con core RISC-V e che avverrà su scala globale. E comunque esistono già esponenti di questo tipo, come nel caso degli smartwatch Huami.
Negli scorsi mesi, fra l’altro, Google annunciò l’introduzione del supporto a RISC-V anche nel mondo Android, finora basato esclusivamente sulle architettura Arm e X86; per esempio, il co-processore di sicurezza Titan M2 degli smartphone Pixel è basato su RISC-V.
⭐️ Scopri le migliori offerte online grazie al nostro canale Telegram esclusivo.
